楼下的兄台 过不过时 不是你说的算了

电子管过时吗，还不是有人玩？

等你拿出新的东西，再来批评别人的东西过时。

中国人要是都向你这样，还干什么事情？

苹果用DSP做数字分频后接D类功放的iPod Hi-Fi 才卖3500，你搞这个太过时了。

如果是一般DIY的DAC流行所谓的reclock，那个太简单了没必要用FPGA，并且那个简单的异步reclock是有问题的。
FPGA内还有一个FIFO，配合锁频环使用。
FPGA最重要的功能是数字信号处理（DSP）
sDAC使用PCM1794/PCM1792，并且设定在MONO，外部滤波器方式
这个滤波器就是用FPGA实现。
内插FIR滤波目前最高支持到16X内插率，可以让PCM1794工作在最高达768KHZ的采样率上，这是用硬件手段达不到的。
此外，还实验了其他一些信号处理的算法。

[laurel_lei 编辑于 2009-08-29 16:04]

呵呵 最近正好在研究时钟这部分，
不过 对音频这一块 不是很了解。

这个fpga 除了给spdif进来的信号做reclock之外，还做什么其他的处理么？

sameice兄看来很精通这个啊。
这个设计是在2年前做的，如果到现在时钟方案可以找到比较理想的低JITTER时钟方案。
目前时钟用FPGA和DDS构成一个锁频环，鉴频和低通滤波部分是在FPGA里用算法做的。

之前在时钟上花了不少冤枉钱，定做了很多TCXO,VCXO.很多晶振均因为测试结果（主要是近端相噪）不能满足要求或者其他原因被PASS掉了

RAKON的确实不错
现在用的是ON的LVPECL晶振，相噪特性还算比较理想，价格也低。

tcxo 有可能的话 你试试看rakon。

我觉得指标不错。

有兴趣一起研究，sDAC是一个玩法多样的平台。
俺比较喜欢绿色的PCB的。
4层PCB，EMC怎么做都是有局限的，6层板就好处理多了。表层铺地是塑料外壳的PCB的一贯做法，如果用在这里，4层板表面不容易做完整地。
NIOS原本有想法做，FLASH和RAM的位置留着了，但NIOS耗费的资源太多，不经济。最好的方式还是用逻辑去完成，要用到CPU的外挂片单片机。现在sDAC是用逻辑去实现功能和信号处理的，应该还是比较理想的。
晶振这个选择走了很多弯路花了很多功夫，现在用的也不是普通的晶振，这个后面我再详细说下。
TCXO，就我测试的国产货的相噪指标，比普通VCXO还差的远，实在是垃圾中的垃圾啊。

[laurel_lei 编辑于 2009-08-28 23:42]

大有兴趣啊
俺一直有这个想法

兄台 这个投资不少啊 估计万把块钱投下去了吧。

几点意见
1.不该用绿色 显得档次不够
2.走线不要表层走，应该都走里层，表层铺地
3.看兄台的器件 似乎准备做nios，不错不错 这个架构好啊
4.兄台选的晶振似乎是普通晶振，怎么也得是tcxo吧，最好ocxo啊 呵呵

在2年前，我突然想造一台较高级别的DAC，并且要与普通的DAC有所不同。
  这个DAC一定要有高的指标，灵活的配置和信号处理手段，丰富和多样的玩法，因此用软件进行数字信号处理成了必然，经过处理的数据才送入D/A变成模拟信号。我把这个DAC称作软DAC，借用SDR的概念，即sDAC。s就是software的意思。
2，3年前低成本FPGA开始加入的DSP功能，FPGA中嵌入的硬件乘法器非常适合DAC这种需要进行数字滤波的场合。因此sDAC的数字信号处理（DSP）就是在FPGA内实现的。
  先上张图，开个头，对DAC有兴趣的TX们可以一起讨论和提高。