从官方图解上，这颗全局快门感光器100%是像素级ADC，也就是2460万像素，2460万颗ADC！

4454 72

[1 楼] 光荣与梦想 [禁言中] 23-11-7 23:09 官方图解，之前的大尺寸堆栈式感光器（IMX 610；IMX 310等）两层结构中，位于像素模拟层下面的堆栈层，中间灰色的区域是DRAM，上下两侧橘红色区域是高速读出ADC电路。ADC和像素是无法一一对应的，没记错a1的IMX 610它是每列有12个ADC（总共也就10几万颗ADC）来完成5000万像素，14Bit，1/250s（ 4ms）的读出速度。 a9 III的图例非常明确，中间灰色的DRAM消失了，取而代之的全部是橘红色的高速读出ADC电路结构。而且图列中非常明确标明了每个像素点模拟信号都垂直传输到下层对应的像素位置的ADC上。所以实际上可以肯定这颗全局快门感光器是堆栈式的像素级ADC结构。也就是拥有2,460万像素，同时堆栈层上拥有2,460万颗ADC。这就是它实现全局快门的奥秘！SONY牛逼，真被它搞出了量产化的像素级ADC的全画幅堆栈式全局快门感光器。
[73 楼] lizhuo_1918 [泡菜] 23-11-14 10:23 我搞不懂为什么有些人这么聪明，根据全域快门是同时曝光就能猜到是每个像素一个DAC，你不知道DAC之前要有电压放大单元吗？而且这个放大单元还需要是可变放大倍数（调整ISO）的！而且DAC后的数码信息记录需要寄存器（不止一个晶体管），这样一个像素得需要多少晶体管单元？我太笨了搞不清楚！科普：每个像素曝光后得到的是电荷，堆栈式转存的也是电荷，它在一定的存储电容上回反映成一个与曝光量相关的微弱电压。全域快门只是每个像素同时清零，同时关闭充电电路，并不等于同时读取！转换后的数据还得按照一定的带宽（可能是64位）串流记录到内部存储器上。 lizhuo_1918 编辑于 2023-11-14 10:30
[72 楼] netmousexhxh [资深泡菜] 23-11-14 10:01 老客户发表于 2023-11-09 10:07 这个等华为和长光芯辰弯道超车，大有可为。长光辰芯. 作为进过他们家门,看过他家摆的那一柜子样品的来说,他家想弯道超车还挺难的.先打好地基老实直道往前追吧.
[71 楼] nullfull [泡菜] 23-11-9 16:52 pipedream 发表于 2023-11-09 14:33 刷新又不是ADC控制的同步ADC输出可以保持所有采样都是一个时间的，相当于一次刷新。
[70 楼] melfes [泡菜] 23-11-9 16:36 jingtl 发表于 2023-11-09 08:21 全局快门技术 Pregius™ / Pregius S™ \| 产业用图像传感器 \| 技术 \| Sony Semiconductor Solutions Group (sony-semicon•com) 这个是sony官方自己网站上能找到的全局快门的介... https://www.sony.com/en/SonyInfo/News/Press/201802/18-018E/ 这是2018年官方通稿，第一个Pixel Parallel ADC样品都已经大方把X光图拿出来给你看了，6.9µm像素尺寸距离A9III的6µm也没多少距离了
[69 楼] pipedream [陈年泡菜] 23-11-9 14:34 melfes 发表于 2023-11-09 02:32 A9III目前来看很可能就是这歌样品的全幅版本，样品像素的6.9um规格距离A9III的6um像素尺寸已经很接近了，而且样品的ADC精度已经是14bit，隔了这么久提高了全幅良品率应该可以了真是疯狂的sony啊！
[68 楼] pipedream [陈年泡菜] 23-11-9 14:33 nullfull 发表于 2023-11-08 23:41 每个像素配一个ADC可以做到同时亮同时灭的能力即一次刷新而不是逐次刷新，当然读出不可能同时任然是扫描式。刷新又不是ADC控制的
[67 楼] BMWX6M [泡菜] 23-11-9 14:01 nullfull 发表于 2023-11-09 13:50 从形式结构上这种布局无法装在无反相机上，特别是像素的密度升高会使问题更加突兀。我又没说装在相机上，我只是说前照感光器和堆栈式的组合SONY早做了。而且最新的工业用中画幅全局快门感光器，那个1.28亿像素的IMX 661也是这种堆栈布局。 https://www.sony.com/en/SonyInfo/News/Press/202103/21-021E/ BMWX6M 编辑于 2023-11-09 14:07
[66 楼] nullfull [泡菜] 23-11-9 13:50 BMWX6M 发表于 2023-11-09 10:58 错了。 FSI的堆栈早就有之！2016年开发的4K/14Bit/480fps的超级摄像机HDC-4800所采用的全局快门感光器就是FSI+堆栈。它的ADC和读出电路全部被堆栈到感光器两侧的两个小山包上，与传统的FSI结构的模拟层相连。所以SONY称... 从形式结构上这种布局无法装在无反相机上，特别是像素的密度升高会使问题更加突兀。
[65 楼] BMWX6M [泡菜] 23-11-9 10:58 nullfull 发表于 2023-11-09 10:13 堆栈式本身就是数字电路与模拟电路的一种物理复合所以堆栈式只能采用背照，而不是堆栈式用了背照更高级，堆栈式用在前照式相当于把眼睛蒙住，走不通的。错了。 FSI的堆栈早就有之！2016年开发的4K/14Bit/480fps的超级摄像机HDC-4800所采用的全局快门感光器就是FSI+堆栈。它的ADC和读出电路全部被堆栈到感光器两侧的两个小山包上，与传统的FSI结构的模拟层相连。所以SONY称这种结构为2 On 1！就是这玩意儿:https://pc.watch.impress.co.jp/docs/news/event/1007641.html
[64 楼] jingtl [泡菜] 23-11-9 10:20 netmousexhxh 发表于 2023-11-09 10:03 前面有一个猜测可能是有道理的,也就是问题不在传感器结构上,而是在于发热上,热噪带来的背底升高造成了可用的iso范围变窄. 但另一个评论很对,不能要求完美的体育机也是完美的画质机和完美的视频机. 所以看sony对这块传感器的更多资料放出和下一块传感器的... 是啊。具体技术路线咱们都是瞎猜。但无论如何，对于民用相机来说，A9III采用全局快门是划时代的时刻。
[63 楼] nullfull [泡菜] 23-11-9 10:16 柯无名2 发表于 2023-11-09 09:11 看了几张样片，觉得比一二代的高感画质还要差不少，如果是这样，我会比较倾向于二代好些不可能鱼和熊掌兼得，A9III本身就是突出高速，稍有的画质损失也是一种平衡。
[62 楼] nullfull [泡菜] 23-11-9 10:13 BMWX6M 发表于 2023-11-09 08:42 这个是基于传统的像素结构。但问题是堆栈式全局快门不是传统结构啊？下面SONY日本官方网站自己发布的产品图我都贴出来了，您没看吗？这个是SONY中文官方自己直译的日本官网的新闻稿（差不多6年前的）。而此次发布的a9 III感光器，从SONY自己给出的... 堆栈式本身就是数字电路与模拟电路的一种物理复合所以堆栈式只能采用背照，而不是堆栈式用了背照更高级，堆栈式用在前照式相当于把眼睛蒙住，走不通的。
[61 楼] 老客户 [泡菜] 23-11-9 10:07 这个等华为和长光芯辰弯道超车，大有可为。发布自 iOS客户端
[60 楼] netmousexhxh [资深泡菜] 23-11-9 10:03 jingtl 发表于 2023-11-09 09:49 看到了。现在都是我们猜测。我前面看的网页介绍，应该是sony最新的技术介绍。从技术角度来说，如果真的是每个像素直接AD，那应该噪声、成像质量应该不比卷帘快门方式差才对。前面有一个猜测可能是有道理的,也就是问题不在传感器结构上,而是在于发热上,热噪带来的背底升高造成了可用的iso范围变窄. 但另一个评论很对,不能要求完美的体育机也是完美的画质机和完美的视频机. 所以看sony对这块传感器的更多资料放出和下一块传感器的表现吧.
[59 楼] jingtl [泡菜] 23-11-9 09:49 BMWX6M 发表于 2023-11-09 09:12 大哥，我的图是SONY官网啊！这是日文SONY官网的原稿，这是SONY中文官网的翻译稿： https://www•sony•com/ja/SonyInfo/News/Press/201802/18-018/ https://www•sony•com... 看到了。现在都是我们猜测。我前面看的网页介绍，应该是sony最新的技术介绍。从技术角度来说，如果真的是每个像素直接AD，那应该噪声、成像质量应该不比卷帘快门方式差才对。
[58 楼] BMWX6M [泡菜] 23-11-9 09:12 jingtl 发表于 2023-11-09 08:55 不知道你中文截图这个出处是哪里？还是刚才的sony官网页面，下面有介绍背照式堆栈结构的优化。其实核心分歧是并列A/D实现的方式，是每个点对应一个ADC呢，还是每个点同步采样保持（S/H)，然后再多个采样(S/H)再逐次进行A/D转换。这两种方式都叫... 大哥，我的图是SONY官网啊！这是日文SONY官网的原稿，这是SONY中文官网的翻译稿： https://www.sony.com/ja/SonyInfo/News/Press/201802/18-018/ https://www.sony.com.cn/zh-cn/cms/newscenter/techonology/2018/20180227-1.html
[57 楼] 柯无名2 [泡菜] 23-11-9 09:11 看了几张样片，觉得比一二代的高感画质还要差不少，如果是这样，我会比较倾向于二代好些
[56 楼] 假刃555 [禁言中] 23-11-9 09:07 向这里的专家们学习，大概看明白了7、8成。不能要求A9iii是完美（相对）速度机的同时还是完美（相对）的画质机和视频机吧？那是7R 7S的任务。或者说，是1系的任务。不管它是以什么方式实现全局快门的，它最终就是第一个实现的。至于损失了动态范围、低感画质，那就又回到——不能要求A9iii是完美（相对）速度机的同时还是完美（相对）的画质机和视频机吧？
[55 楼] jingtl [泡菜] 23-11-9 08:55 BMWX6M 发表于 2023-11-09 08:42 这个是基于传统的像素结构。但问题是堆栈式全局快门不是传统结构啊？下面SONY日本官方网站自己发布的产品图我都贴出来了，您没看吗？这个是SONY中文官方自己直译的日本官网的新闻稿（差不多6年前的）。而此次发布的a9 III感光器，从SONY自己给出的... 不知道你中文截图这个出处是哪里？还是刚才的sony官网页面，下面有介绍背照式堆栈结构的优化。其实核心分歧是并列A/D实现的方式，是每个点对应一个ADC呢，还是每个点同步采样保持（S/H)，然后再多个采样(S/H)再逐次进行A/D转换。这两种方式都叫同步（并行）ADC。啥事S/H，搞电子技术的都知道。
[54 楼] BMWX6M [泡菜] 23-11-9 08:42 jingtl 发表于 2023-11-09 08:21 全局快门技术 Pregius™ / Pregius S™ \| 产业用图像传感器 \| 技术 \| Sony Semiconductor Solutions Group (sony-semicon•com) 这个是sony官方自己网站上能找到的全局快门的介... 这个是基于传统的像素结构。但问题是堆栈式全局快门不是传统结构啊？下面SONY日本官方网站自己发布的产品图我都贴出来了，您没看吗？这个是SONY中文官方自己直译的日本官网的新闻稿（差不多6年前的）。而此次发布的a9 III感光器，从SONY自己给出的信号点对点处理的图示看，很大概率就是这个技术的量产化。而且结合SONY自己的官网公开的关于“积层型”（也就是中文的堆栈式）图像传感器的开发路线图（公布时间是2018年的SONY未来战略方向文档中关于半导体业务的重点发展战略），SONY对于全域快门的开发方向就是像素级ADC（日文叫：“画素并列A/D”）。如果是基于堆栈式结构的全域快门，那大概率就是这一开发方向。您说得Pregius是SONY专为工业生产检测开发的工业用感光器，它和强调画质的影像制作用感光器是完全两条路线。Pregius系列大部分产品都是基于“原始”的传统前照式（FSI）结构的，背照的BSI都很少。更不要说背照+堆栈。
[53 楼] jingtl [泡菜] 23-11-9 08:21 melfes 发表于 2023-11-08 22:58 写出这样的话只能说明是你孤陋寡闻了全局快门技术 Pregius™ / Pregius S™ \| 产业用图像传感器 \| 技术 \| Sony Semiconductor Solutions Group (sony-semicon.com) 这个是sony官方自己网站上能找到的全局快门的介绍。你可以参考下是不是说明了你自己的盲目自大。如果他相机也是这个技术路线，那就实打实是我说的多通道同步采样，再依次AD转换。这应该是实现全局快门的最高性价比方式。
[52 楼] jingtl [泡菜] 23-11-9 08:14 melfes 发表于 2023-11-08 22:58 写出这样的话只能说明是你孤陋寡闻了也可能同样说明了你的盲目自大。同步采样，逐次AD转换，应该是最可行的工程应用方法。而且这种同样叫同步ADC。并不是多少通道的同步ADC就是多少个A/D转换器。
[51 楼] 老客户 [泡菜] 23-11-9 08:09 又见楼主西区苛刻发布自 iOS客户端
[50 楼] melfes [泡菜] 23-11-9 02:32 BMWX6M 发表于 2023-11-08 23:45 SONY在6年前发布的样品就是基于每个像素都对应一个ADC，来做全域快门的。只是那个样品像素比较低只有150万左右，对应的ADC也是150万个（6年前那块像素级ADC的具体性能是150万像素/14Bit/660fps）。6年过去了，目前SONY开发全... A9III目前来看很可能就是这歌样品的全幅版本，样品像素的6.9um规格距离A9III的6um像素尺寸已经很接近了，而且样品的ADC精度已经是14bit，隔了这么久提高了全幅良品率应该可以了
[49 楼] sonyeaglesfb [泡菜] 23-11-9 01:51 如果a9m3传感器真用上2400万个ADC，能商业化批量生产，这个工艺可是不得了很容易出现坏点也是传统GS传感器良品率低一个原因
[48 楼] BMWX6M [泡菜] 23-11-8 23:45 jingtl 发表于 2023-11-08 21:52 绝对不可能2460万个ADC。如果你搞过硬件（模数转换），可以了解下通过S/H电路实现多通道同步采样然后依次AD转换的模式。 SONY在6年前发布的样品就是基于每个像素都对应一个ADC，来做全域快门的。只是那个样品像素比较低只有150万左右，对应的ADC也是150万个（6年前那块像素级ADC的具体性能是150万像素/14Bit/660fps）。6年过去了，目前SONY开发全局快门的最终目标就是对点的像素ADC结构，全数字全域快门。其它的全局快门并不是SONY的开发方向。至于具体到a9 III的CMOS上来，是不是像素级ADC，很像，但并不确定。以漫长的6年的开发时间来说，2400万像素的像素级ADC的全局快门也基本可以做到了。 BMWX6M 编辑于 2023-11-08 23:55
[47 楼] nullfull [泡菜] 23-11-8 23:41 jingtl 发表于 2023-11-08 21:52 绝对不可能2460万个ADC。如果你搞过硬件（模数转换），可以了解下通过S/H电路实现多通道同步采样然后依次AD转换的模式。每个像素配一个ADC可以做到同时亮同时灭的能力即一次刷新而不是逐次刷新，当然读出不可能同时任然是扫描式。
[46 楼] melfes [泡菜] 23-11-8 22:58 jingtl 发表于 2023-11-08 21:52 绝对不可能2460万个ADC。如果你搞过硬件（模数转换），可以了解下通过S/H电路实现多通道同步采样然后依次AD转换的模式。写出这样的话只能说明是你孤陋寡闻了
[45 楼] pipedream [陈年泡菜] 23-11-8 22:26 jingtl 发表于 2023-11-08 21:52 绝对不可能2460万个ADC。如果你搞过硬件（模数转换），可以了解下通过S/H电路实现多通道同步采样然后依次AD转换的模式。也没有必要，一行一个ADC都够用了