从官方图解上，这颗全局快门感光器100%是像素级ADC，也就是2460万像素，2460万颗ADC！

4454 72

[14 楼] 微博用户123 [泡菜] 23-11-8 00:41 光荣与梦想发表于 2023-11-08 00:35 看SONY官方图片的匹配文字，橘红色区域叫“高速信号处理电路”。高速信号处理电路就是ADC。这个存储功能是ADC自带的！只有这样的设计才能实现2400万像素120fps的AE/AF这种速度。若堆栈式结构像素和ADC不能做到点对点对应，那肯定要借助... 你搞错了ADC和存储的关系， ADC 不可能带存储的对现代相机来说， ADC已经不算问题，瓶颈不在这，
[13 楼] 光荣与梦想 [禁言中] 23-11-8 00:38 微博用户123 发表于 2023-11-08 00:28 A9-3非常依赖DRAM，肯定会有而且容量不小，这个图里并没有显示，所以说只是个示意图
[12 楼] 光荣与梦想 [禁言中] 23-11-8 00:35 微博用户123 发表于 2023-11-08 00:24 明显括号里面是你自己扩充的，存储是存储，对应全局快门的，ADC是另外一回事有点过分推崇A9-3了，除了全局快门，这台机器亮点并不多，超采4K60P算是索尼的一个突破看SONY官方图片的匹配文字，橘红色区域叫“高速信号处理电路”。高速信号处理电路就是ADC。这个存储功能是ADC自带的！只有这样的设计才能实现2400万像素120fps的AE/AF这种速度。若堆栈式结构像素和ADC不能做到点对点对应，那肯定要借助DRAM暂存获得如此高的速度才行。但很显然a9 III压根就没有普通的堆栈式感光器DRAM的概念。
[11 楼] 微博用户123 [泡菜] 23-11-8 00:28 光荣与梦想发表于 2023-11-08 00:24 SONY从来都不会乱画示例图的懂吗？这是a9的发布时，它的堆栈式感光器的明确图片说明，看清楚灰色区域了吗？内置DRAM。外面橘红色的是高速处理电路（也就是ADC区）。现在的a9 III的感光器已经完全没有灰色的DRAM了。 A9-3非常依赖DRAM，肯定会有而且容量不小，这个图里并没有显示，所以说只是个示意图
[10 楼] 微博用户123 [泡菜] 23-11-8 00:24 光荣与梦想发表于 2023-11-08 00:16 这是SONY的官方描述，这个日文很清楚了，这2460万像素的堆栈式结构，每个像素都可单独存储（很显然这是一一对应的ADC【也就是高速信号处理电路】，具有信号处理和存储的能力）。可以100%确定，a9 III的堆栈式结构没有DRAM，取而代之的是具有... 明显括号里面是你自己扩充的，存储是存储，对应全局快门的，ADC是另外一回事有点过分推崇A9-3了，除了全局快门，这台机器亮点并不多，超采4K60P算是索尼的一个突破
[9 楼] 光荣与梦想 [禁言中] 23-11-8 00:24 微博用户123 发表于 2023-11-08 00:08 只是个示意图 SONY从来都不会乱画示例图的懂吗？这是a9的发布时，它的堆栈式感光器的明确图片说明，看清楚灰色区域了吗？内置DRAM。外面橘红色的是高速处理电路（也就是ADC区）。现在的a9 III的感光器已经完全没有灰色的DRAM了。制造商：SONY 型号：ILCE-7 光圈：4.5 焦距：43 曝光时间：1/80 ISO感光度：125
[8 楼] 光荣与梦想 [禁言中] 23-11-8 00:16 微博用户123 发表于 2023-11-08 00:08 只是个示意图这是SONY的官方描述，这个日文很清楚了，这2460万像素的堆栈式结构，每个像素都可单独存储（很显然这是一一对应的ADC【也就是高速信号处理电路】，具有信号处理和存储的能力）。可以100%确定，a9 III的堆栈式结构没有DRAM，取而代之的是具有存储功能的点对点的ADC。光荣与梦想编辑于 2023-11-08 00:18
[7 楼] 微博用户123 [泡菜] 23-11-8 00:08 光荣与梦想发表于 2023-11-08 00:05 你没看懂SONY官方图的意思，以前的堆栈式感光器，看清楚左边的图，看明白蓝色线条的信号通路传输方式吗？模拟信号是首先进入堆栈层中间的灰色DRAM，然后再从灰色的DRAM区域传输到橘红色的信号处理区域（也就是ADC）。 a9 III的像素信号的蓝色线条... 只是个示意图
[6 楼] 光荣与梦想 [禁言中] 23-11-8 00:05 微博用户123 发表于 2023-11-07 23:23 想多了 A9-3的就是A9那块CMOS的工艺改进版，性能和链接有比较大的提升，但是离像素ADC还有点远不是取消缓存，相反和A9一样的问题，输出全靠缓存，离真正的专业机还是差口气你没看懂SONY官方图的意思，以前的堆栈式感光器，看清楚左边的图，看明白蓝色线条的信号通路传输方式吗？模拟信号是首先进入ADC信号处理区域，再进入中间灰色的DRAM，然后再从灰色的DRAM区域传输到感光器后面的CPU算力电路。 a9 III的像素信号的蓝色线条非常明白，是垂直传输到每一个像素对应的下方像素点的映射区域，也就是说每个模拟信号都是可以实现实时存储和模数转换的，那很显然一定是像素级的ADC才具有这样单一像素单独存储和处理的能力。光荣与梦想编辑于 2023-11-08 00:07
[5 楼] 光荣与梦想 [禁言中] 23-11-8 00:00 微博用户123 发表于 2023-11-07 23:23 想多了 A9-3的就是A9那块CMOS的工艺改进版，性能和链接有比较大的提升，但是离像素ADC还有点远不是取消缓存，相反和A9一样的问题，输出全靠缓存，离真正的专业机还是差口气有缓存也是和ADC集成在一起，每个ADC都可以单独对像素进行存取。
[4 楼] melfes [泡菜] 23-11-7 23:35 哈哈哈哈哈哈水军已经语无伦次了
[3 楼] 微博用户123 [泡菜] 23-11-7 23:23 想多了 A9-3的就是A9那块CMOS的工艺改进版，性能和链接有比较大的提升，但是离像素ADC还有点远不是取消缓存，相反和A9一样的问题，输出全靠缓存，离真正的专业机还是差口气
[2 楼] ppchris [禁言中] 23-11-7 23:21 索尼V5，我错了就要立正挨打，感谢厂家在不断突破，科技无止尽。
[1 楼] 光荣与梦想 [禁言中] 23-11-7 23:09 官方图解，之前的大尺寸堆栈式感光器（IMX 610；IMX 310等）两层结构中，位于像素模拟层下面的堆栈层，中间灰色的区域是DRAM，上下两侧橘红色区域是高速读出ADC电路。ADC和像素是无法一一对应的，没记错a1的IMX 610它是每列有12个ADC（总共也就10几万颗ADC）来完成5000万像素，14Bit，1/250s（ 4ms）的读出速度。 a9 III的图例非常明确，中间灰色的DRAM消失了，取而代之的全部是橘红色的高速读出ADC电路结构。而且图列中非常明确标明了每个像素点模拟信号都垂直传输到下层对应的像素位置的ADC上。所以实际上可以肯定这颗全局快门感光器是堆栈式的像素级ADC结构。也就是拥有2,460万像素，同时堆栈层上拥有2,460万颗ADC。这就是它实现全局快门的奥秘！SONY牛逼，真被它搞出了量产化的像素级ADC的全画幅堆栈式全局快门感光器。