索尼研发全球首款双层晶体管像素堆叠式CMOS传感器
5336
110
|
[1 楼] 花冠摄影者
[泡菜]
21-12-17 07:39
索尼研发全球首款双层晶体管像素堆叠式CMOS传感器（数码相机的新希望）
2021年12月16日索尼公告，宣布开发一种具有2层晶体管像素的新型图像传感器。 索尼新闻稿: 索尼开发世界第一（注解1）堆叠式互补金属氧化物半导体图像传感器技术。 具有两层晶体管像素。 将动态范围扩大了一倍，并将噪声降低了一倍（注解2）饱和信号电平（注解3）。 注解1、截至2021年12月16日公告。 注解2、基于现有图像传感器和应用于索尼背照式CMOS图像传感器的新技术之间在一平方微米等效基础上的比较；截至2021年12月16日公告。 注解3、单个像素的最大电子存储容量。  以下内容由 花冠摄影者 于 2021-12-17 07:54 补充 不一定正确的感觉： 或许现在的CCD、前照COMS、背照CMOS、背照堆栈CMOS都会在动态范围、饱和信号噪声方面相形见绌的成为垃圾CMOS。 |
|
[112 楼] logical
[老坛泡菜]
21-12-19 22:11
cliffwang 发表于 2021-12-19 19:11 不懂装懂的家伙 。。。 |
|
[111 楼] cliffwang
[注销用户]
21-12-19 20:04
用户已注销，历史内容不予显示
|
|
[110 楼] 张友学
[禁言中]
21-12-19 20:02
cliffwang 发表于 2021-12-19 18:35 对于感光器最核心的模拟像素层不需要。90--180nm才可以制造出灵敏度最高的模拟感光层。模拟电路你缩小制程对性能不但起不到促进还会导致模拟电路稳定性差，灵敏度下降。 对逻辑电路需要，但这个是可以外包的，并不需要真正做模拟电路的Sony自己制造。堆栈本身就是可以将不同的电路层委托给不同的厂商去生产，自己只要做好最核心的模拟感光层这个老本行就行了。 sony投资了一点到台积电日本工厂实际也是这个意思，让台积电去做逻辑电路。 本帖最后由 张友学 于 2021-12-19 20:03 编辑 |
|
[109 楼] cliffwang
[注销用户]
21-12-19 19:11
用户已注销，历史内容不予显示
|
|
[108 楼] 等待
[老坛泡菜]
21-12-19 19:10
melfes 发表于 2021-12-19 18:57 SPAD是给LiDAR用的，不是给我们所说的相机手机成像用的。 另外我什么地方讨论到4T/5T了？不知道你提这一点想表达什么。 |
|
[107 楼] logical
[老坛泡菜]
21-12-19 19:08
cliffwang 发表于 2021-12-19 19:03 因为他们不做CMOS. 半导体工艺和芯片设计的水很深，没人做全才的 |
|
[106 楼] 等待
[老坛泡菜]
21-12-19 19:07
张友学 发表于 2021-12-19 14:19 首先不考虑10bit / 14bit ADC，像素对比OV48是48MP，558mW，11.625mW/MP。Sony的这个样品折算下来是64MP, 746mW，11.65625mW/MP。这两者的单像素功耗可以认为是相当的。至于ADC工作在10bit和14bit模式下的功耗差别，14bit肯定更大，但是大致会大多少，我手头没有资料不好评价。 不过现在这个双层堆叠结构，对光电二极管的改进基本上可以说是零。主贴说到的改进反而是集中在像素晶体管上，实现饱和信号电平翻倍并降噪的效果。这也是因为现在的传感器都有微透镜汇聚入射光线，集中到光电二极管区域上。因此用了这个技术也不会提升成品的开口率。 |
|
[105 楼] cliffwang
[注销用户]
21-12-19 19:03
用户已注销，历史内容不予显示
|
|
[104 楼] logical
[老坛泡菜]
21-12-19 19:00
cliffwang 发表于 2021-12-19 18:56 隔行如隔山，连英特尔和台积电的专家都不明白的，我没能力判断。 |
|
[103 楼] melfes
[泡菜]
21-12-19 18:57
等待 发表于 2021-12-19 09:24 奥巴发表过一个类似结构，4个像素共享一个ADC 索尼最初的样品是2018年发布的，我记错了，今年ISSCC上又发表了一个新样品，SPAD+像素级别计数器 你看懂这个结构的话就知道4T 5T是什么意思了 |
|
[102 楼] cliffwang
[注销用户]
21-12-19 18:56
用户已注销，历史内容不予显示
|
|
[101 楼] logical
[老坛泡菜]
21-12-19 18:53
cliffwang 发表于 2021-12-19 18:35 这个要理论和实际效果说话，不能想当然。 1. 理论上说，逻辑电路如果有更高的集成度和更多的晶体管数量，意味着更强的计算能力，同样能力的器件的芯片面积和制造成本的减小，以及更低的功耗。而一种CMOS感光器件的电路中晶体管的数量和总面积基本上是固定的，除非你要推倒重来，不用CMOS了，才会牵扯到基本电路和晶体管数量的大变化。所以对于CMOS来说，更高的工艺制程，理论上只剩下功耗减少这个因素了。 2. 工艺制程提高有边际效应的，随着制程提高，生产设备和日常维护的投入成倍增加，而功耗和单位芯片的成本的减少则越来越不明显。所以什么样的制程工艺和什么样的CMOS效能有一个最佳平衡点。具体在哪里，厂家最清楚，局外人很难了解其中玄机 -- 你让不做cmos的台积电和英特尔，也没法判断的。 3. 三星和SONY两家，如果三星的制程大幅领先而得到的CMOS性能并没有多大优势，间接说明了制程在里面起到的作用并不大。制程工艺的进步，和芯片设计的进步两者比较，看来还是后者更重要些。 |
|
[100 楼] cliffwang
[注销用户]
21-12-19 18:35
用户已注销，历史内容不予显示
|
|
[99 楼] logical
[老坛泡菜]
21-12-19 18:31
cliffwang 发表于 2021-12-19 15:50 这里没人生产相机，不过是讨论问题，说不过了也不用给人扣帽子 |
|
[98 楼] cliffwang
[注销用户]
21-12-19 15:50
用户已注销，历史内容不予显示
|
|
[97 楼] 张友学
[禁言中]
21-12-19 15:42
cliffwang 发表于 2021-12-19 15:31 还狡辩呢！ 你普通感光器做全局快门本来就是一件及其简单的事儿，就是在像素边集成一个能暂时存储电荷的存储器，存储器不能用来感光，要占用感光面积。所以普通感光器的全局快门的画质都拉跨的像shit！技术简单，但最终效果极差。所以画质机没有这么干的。 真正有意义的全局快门就是基于堆栈式结构的，把存储做到堆栈底板上去，不影响感光面积，这才是正途！ HDC-4800的感光器是世界上第一枚量产的基于C to c结构的堆栈式全局快门感光器（而且记住人家这个堆栈式结构不是在背照式下完成的，HDC-4800的堆栈式2 on 1结构是基于FSI的堆栈呵呵，没听说吧？但人家就是做出来了）。SONY的C to C堆栈就是拥有无比的灵活和扩展性，不需要一定基于背照结构，可以在任意的FSI传统感光器的任何部分进行堆栈。 |
|
[96 楼] cliffwang
[注销用户]
21-12-19 15:31
用户已注销，历史内容不予显示
|
|
[95 楼] 张友学
[禁言中]
21-12-19 15:19
cliffwang 发表于 2021-12-19 15:01   |
|
[94 楼] 张友学
[禁言中]
21-12-19 15:07
cliffwang 发表于 2021-12-19 15:01 那不是废话吗？ 你不堆栈的全局快门有什么意义。 就你贴的Flex4K，滚动快门版动态范围还过得去：71.6dB（12档），但全局快门GS版的动态范围只有可怜的54.8dB（9档）呵呵。 SONY HDC-4800根本不分滚动快门和全局快门，人家CMOS的堆栈C on C结构自带全局快门，且76.3dB动态范围（12.7档）。差距一目了然！为啥画质机都不做全局快门啊？这个一比就明白了。因为你非堆栈结构的全局快门只会大幅度拉低画质的水平！ |
|
[93 楼] cliffwang
[注销用户]
21-12-19 15:01
用户已注销，历史内容不予显示
|
|
[92 楼] 张友学
[禁言中]
21-12-19 14:57
cliffwang 发表于 2021-12-19 14:32 Flex哈哈哈！你看看它的感光器是个什么水平？能比吗？它这个是FSI结构，在使用全局快门后，动态范围下降到可怜的9档！人家SONY HDC-4800是堆栈式C on C的结构，全局快门不影响画质，感光器全局快门后，依然有超过12档动态范围啊大锅！看去。 而且Flex 4K对1000fps只能拍摄20s，无法长时间持续拍摄，人家SONY HDC-4800是可以以4K/14Bit/480fps无限制时间的永远拍下去的！完全是两个层面的东西。你想过没有，为啥SONY HDC-4800的系统，4K/14Bit/480fps要卖4,000万日元的天价啊？而Flex4K能拍1000fps才去去$140,000美金啊？价格为啥会那么悬殊？！另外Flex4K只能拍12Bit，它是无法像HDC-4800那样14Bit采集高速信号的呵呵。 本帖最后由 张友学 于 2021-12-19 14:57 编辑  |
|
[91 楼] 你好嘛
[泡菜]
21-12-19 14:32
等待 发表于 2021-12-19 13:26 这个是索尼对获得的新互连技术的一个验证，当时像素互联技术已经开始实用，索尼必然会跟进。 像素互连一直没有普及， ADC应该是一个问题 |
|
[90 楼] cliffwang
[注销用户]
21-12-19 14:32
用户已注销，历史内容不予显示
|
|
[89 楼] 张友学
[禁言中]
21-12-19 14:19
等待 发表于 2021-12-19 13:26 我找了塊鼻屎大的手機感光器，你參考一下。 OV的OV48呵呵，4,800萬像素，10Bit-ADC，15fps，1/1.3英寸。 如果把SONY這塊146萬像素/14Bit/660fps 的轉換成15fp的話， 那實際上是：6,424萬像素/14Bit/15fps（ADC的量化精度比OV這塊高出太多了），二ADC的量化精度是決定感光器功耗最關鍵的指標，14Bit比12Bit功耗大得多，更別說14Bit-ADC和10Bit相比了呵呵。 OV這個手機感光器低這麽多的指標，功耗都有558mw。 而SONY轉換後6,400萬像素/14Bit/15fps的峰值功耗僅僅區區746mw。  |
|
[88 楼] cliffwang
[注销用户]
21-12-19 13:56
用户已注销，历史内容不予显示
|
|
[87 楼] cliffwang
[注销用户]
21-12-19 13:49
用户已注销，历史内容不予显示
|
|
[86 楼] 张友学
[禁言中]
21-12-19 13:43
cliffwang 发表于 2021-12-19 13:14 這破爛是哪年的產品啊？ 感光器是什麽結構啊？ SONY 2016年發表的產品，感光器已經是堆棧式Chip-on-Chip堆棧的全局快門了。2016年呵呵，世界上有除了SONY第二家再弄出基與堆棧結構的全局快門感光器的產品嗎（HDC-4800，呵呵人家是正宗的4K/14Bit/480fps的超高速攝像機+全世界第一塊C On C堆棧式高速全局快門畫質無損感光器）？ 還有你貼的這玩意兒的感光器功耗是多少你知道嗎？ 人家SONY基於像素級ADC的樣品可是146萬像素/14Bit/660fps（僅僅只有746mw的峰值功耗）！  https://pc.watch.impress.co.jp/docs/news/event/1007641.html   |
|
[85 楼] 等待
[老坛泡菜]
21-12-19 13:26
张友学 发表于 2021-12-19 13:00 我看到660fps vs 60fps了。但是我没有看到你说的1600萬、14Bit/60fps功耗数据。若没有合适像素的，找个别的像素的换算一下，做个大致的比较也是可以的啊。 另外你的图里面，文字的意思是，SONY对ADC设计做了一些改进，降低了功耗。这个技术难道只能用在像素级ADC上？这个我是不相信的。所以如果把新技术ADC用在比较传统设计的传感器上，功耗可能比像素级ADC设计更低。 再有，你的图通篇没有谈到ADC一致性问题。你能否解释一下设计上又是如何消除这一影响的？如果不是设计阶段规避，那在ADC数量忽然变得如此庞大之后，这种像素级的校准，在生产中又要如何实施呢？ |
|
[84 楼] cliffwang
[注销用户]
21-12-19 13:14
用户已注销，历史内容不予显示
|
