等待 发表于 2021-12-19 12:42

1、我不明白你说的”2018年SONY發表的16 x 12mm的146萬像素/14Bit-ADC/660fps的世界上第一顆像素級ADC的感光器樣品“，和量产级全画幅像素级ADC传感器有什么关系。你且先拿出这个样品的规格书，证明它能做到你说的像素级ADC再说其它。

2、像素级ADC的功耗未必乐观，即使单个ADC的功耗降下去了，可是ADC的数量也提上来了。你举的例子，样品传感器746mW功耗的前提是146万像素。但你的后半句”在1600萬像素下能進行60fps采樣的感光器而言，這種超低功耗級別是不可想象的“，有什么数据来源证实你的说法吗？

3、我还是那个观点，超高量化精度，不是看到”哇，16bit ADC“就可以了。这个ADC的有效精度，同一块传感器上ADC之间的一致性，等等因素都会影响到最终结果。

张友学 发表于 2021-12-19 12:28

單單的全局快門沒啥大意思。 全局快門除了要畫質無損外，你必須要擁有與全局快門等同的超高fps呵呵。

非像素級并行的ADC結構，你即便實現全局快門，但請搞清楚實際上每一次ADC的轉換依然必須要在10us以内完成才有意義。但并行的像素級ADC呵呵，你即便是用幾百us轉換，實現全局快門的同時，依然能實現幾百甚至上千fps的高幀率。像素級最大的意義在於在實現高幀率的同時，它的電流數量級別實際要低得多的多。所以實際峰值電流要求很低。這就為製造真正的超高fps全局快門，但卻很低功耗的感光器帶來了質的提升。

擧個例子2018年SONY發表的16 x 12mm的146萬像素/14Bit-ADC/660fps的世界上第一顆像素級ADC的感光器樣品（ADC運算能力如果等效到60fps的話，相當於一顆1,600萬像素/14Bit/60fps的感光器）。但正因爲使用的像素級ADC，可以在即便幾百us下依然實現高精度量化下的超高fps，所以在滿負荷146萬像素/14Bit-ADC/660fps工作模式下，它的峰值功耗只有區區746mw。這對於一顆普通的14Bit-ADC量化精度，在1600萬像素下能進行60fps采樣的感光器而言，這種超低功耗級別是不可想象的。

所以概括來說：像素級ADC的全局快門產品，它能以很低的功耗達到超高量化精度的超高fps的采樣能力，這個才是技術 ...

cliffwang 发表于 2021-12-19 12:06

三星和台积电的4nm工艺足以傲视东洋岛国整个半导体行业群雄（最先进的是40nm），虽然我不是什么三星粉，但满嘴的

这般诋.毁和辱.没一个比自己领先的企业难道不是下.作吗？要不就是阿Q的精.神胜利法

三星需要你说的过家家的生产工艺吗？（算是我给三星涂脂抹粉、抬高吧，我认了）

索尼相机顶呱呱没有错。

说我索黑的狂热粉们，爱屋及乌到生产线和生产细节技术，是不是烧的有点不省人事了？

等待 发表于 2021-12-19 10:56

全局快门和像素级ADC并没有直接关系。只要有像素级S&H就可以了。这比像素级ADC要现实。

至于你说的”訓導機HDC-F5500采用的Super-35mm 的堆棧式全局快門CMOS“，还请拿出实证来，而不需要你的推理。

cliffwang 发表于 2021-12-19 11:18

在汽车雷达传感器等领域，全局快门 (GS) 的背照式CMOS图像传感器在 45 nm/65 nm 堆叠 CMOS 工艺中早就开始制造了。索尼CIS的90nm工艺没那么先进，所以慢了点，但是Pregius S传感器也已经出了六、七款了。

这些工艺的目的都是为了解决像素的小型化问题。

cliffwang 发表于 2021-12-19 10:45

本来双层像素、Cu-Cu都是很好的生产工艺，可惜在你们这些低端索黑嘴里被糟蹋了，除了东拉西扯忽悠小白，宣传上完全踩不着点。。。

自己都说了索尼的声明与你没完没了谈   雙層晶體管那是兩個概念

谁关心你像素级互连、Cu-Cu之类的工艺了，不停扯它干什么？还说不是东拉西扯

张友学 发表于 2021-12-19 10:27

我沒指是雙層像素晶體管和光電二極管。我說的是圖中這個已經非常接近Cu-Cu點對點鏈接的像素級ADC了。 這個就是2021年已經量產的a1的感光器IMX 610的堆棧式CMOS的ADC和上面的感光層的像素連接的技術（雖然還沒有真正做到像素級ADC，但已經非常接近了，已經是可以在對應的模擬層的任意像素位置和下層的邏輯電路進行直連）。

實際上像素級ADC全局快門CMOS的產品SONY已經量產，訓導機HDC-F5500采用的Super-35mm 的堆棧式全局快門CMOS實際就是像素級ADC。雖然SONY沒有明説，但這顆堆棧式CMOS在實現全局快門的基礎上，靈敏度信噪比和動態範圍相對對應的滾動快門的CMOS，做到了完全一致的靈敏度和動態範圍。  實際HDC-5500 和 PXW-Z750上的三板式2/3英寸的廣播級攝像機上的全局快門CMOS已經是像素級ADC了（實現全局快門的同時，靈敏度和動態範圍與滾動快門版完全一毛一樣，無任何下降）。 ...

cliffwang 发表于 2021-12-19 10:31

原厂泡菜开吹的，他的图是东拉西扯的A1的结构，与2层像素新闻的没关系，双层像素不可能是这么个结构。

双层像素CMOS只是一个刚开始的项目，与量产产品八竿子打不着，也不是全画幅

等待 发表于 2021-12-19 10:08

你说的“全画幅量产”的，是“全球首款双层晶体管像素堆叠式CMOS传感器”吗？然而我看到的新闻还是“研发”或者“发布”，根据我的一点经验，这东西还没量产，也许还要几年。而且新闻稿中也没提到全画幅。

另外从你发的图来看，column-parallel S&H和ADC，以及逻辑部分是在一个层上。通过图中蓝色的Cu-Cu connection与另一层相连。这和新闻稿中所说的”目前光电二极管和像素晶体管“在一个层上是吻合的。而column-parallel S&H+ADC，正说明这个采样保持和AD转换，是基于列并行设计的，而不是像素级别的。至于这个”列“的颗粒度到什么程度，抱歉我也不知道。然而拿一个6K*4K，24MP的传感器来说，如果列的颗粒度到1个像素宽度，那一列里面依然还有4K个像素高度。这离像素级别还挺遥远。而且我们没谁听说过哪个传感器是6K路ADC的吧？我记得C家好像是16路？S家如果没有什么突破，能做到128路之类的已经很不错了。还是我更早之前说的，ADC对最终性能影响很大，除了其本身就很复杂，各个ADC之间的一致性也很重要。要想做到像素级，很难。 ...

张友学 发表于 2021-12-19 09:45

這個本身就已經無限接近像素級ADC直連了呵呵。全畫幅量產的，不是樣品。

等待 发表于 2021-12-18 20:37

现有的光电二极管旁边的是像素晶体管。至于ADC，或者在感光区域四围，或者背照，或者层叠。每个ADC要负责一块区域内的所有像素的数据转换。ADC相当复杂，且不说做不到每个像素搭配专属ADC。ADC数量多了，如何保证其一致性，也会是大问题。

另外，现在每个像素上面都有微透镜，按说经过透镜的汇聚，把入射光线集中在光电二极管上，并不会损失多少感光面积。因为你总不能做一个面积大过像素面积的透镜出来，对吧？因此在考虑了微透镜这个因素之后，这个新技术在感光层上能获得的改善应该是有限的。

真正改善的应该是像素晶体管的部分。因此文章所说的是增加饱和信号电平，或者说满阱容量。另外就是优化了AMP，降低了噪声。

melfes 发表于 2021-12-18 21:49

了解一下integrating ADC，索尼去年就已经出了像素级别ADC的样品

这个堆栈也不会改良晶体管，只是把晶体管的位置放出来留给FD，增加FWC

除了索尼那个像素级别ADC的独苗外，其他厂商的全局快门的做法是在FD前面再加一个晶体管改成5T结构

等待 发表于 2021-12-18 20:37

现有的光电二极管旁边的是像素晶体管。至于ADC，或者在感光区域四围，或者背照，或者层叠。每个ADC要负责一块区域内的所有像素的数据转换。ADC相当复杂，且不说做不到每个像素搭配专属ADC。ADC数量多了，如何保证其一致性，也会是大问题。

另外，现在每个像素上面都有微透镜，按说经过透镜的汇聚，把入射光线集中在光电二极管上，并不会损失多少感光面积。因为你总不能做一个面积大过像素面积的透镜出来，对吧？因此在考虑了微透镜这个因素之后，这个新技术在感光层上能获得的改善应该是有限的。

真正改善的应该是像素晶体管的部分。因此文章所说的是增加饱和信号电平，或者说满阱容量。另外就是优化了AMP，降低了噪声。

cmbit 发表于 2021-12-18 18:42

请你把话看完,"同时不损失动态范围"
现有的全局快门adc做在像素旁边,损失了大量的感光面积,满阱低

你好嘛 发表于 2021-12-18 20:12

一般是暂存器

这个没有提像素密度， 如果在全幅CMOS面积上实现千万级别的互连，还是很厉害的，半导体行业这个技术也才实用没多久。

实现全像素ADC直连估计需要最尖端技术，先连上暂存器应该是实现全局快门的一个现实途径

cmbit 发表于 2021-12-18 18:42

请你把话看完,"同时不损失动态范围"
现有的全局快门adc做在像素旁边,损失了大量的感光面积,满阱低

你好嘛 发表于 2021-12-18 18:21

全像素ADC技术是现成的，就看谁先用在相机上。 索尼这种方案估计是在搞不到全像素ADC技术的情况下，实现全局快门的一种方式。

你好嘛 发表于 2021-12-18 18:21

全像素ADC技术是现成的，就看谁先用在相机上。 索尼这种方案估计是在搞不到全像素ADC技术的情况下，实现全局快门的一种方式。

cmbit 发表于 2021-12-18 13:50

先不说针不针对视频,首先1档DR的差距是理论上的,如果这个技术在量产产品里能稳定的提升100%的阱容前提下
其次我从来没认为这不是...

melfes 发表于 2021-12-18 17:35

这是数学概念，不可以混淆，现在理清了避免以后犯错就好

melfes 发表于 2021-12-18 17:49

我没说花老你，你想要留住的那个人连一些基本的半导体概念都不懂，从Z9发布后就开始各种明娼暗娼索尼怎么不行，拿出来的东西别说不靠谱，根本和谱没关系，现在只敢屏蔽我当个鸵鸟，这种人留下来干嘛？